# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-161852

(43) Date of publication of application: 23.06.1995

(51)Int.CI.

H01L 21/8247 H01L 29/788 H01L 29/792 G11C 16/04 G11C 16/06

(21)Application number: 05-311732

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

13.12.1993

(72)Inventor: HEMINKU GERUTOYAN


TANAKA TOMOHARU

### (54) NONVOLATILE SEMICONDUCTOR MEMORY

#### (57)Abstract:

PURPOSE: To read multi-value information without changing a verify-read voltage to shorten verify-read time by performing write-verify control of a time to reach a write status which is set in each memory cell while an increase in a circuit area is restrained.

CONSTITUTION: A charge storage layer and control gates CG1 to CG8 are stacked on a semiconductor layer. In a memory cell array, memory cells which makes it possible to reload electrically a multi-value memory of a plurality of data with a threshold of over 3 are arranged in a matrix pattern. A bit line BL is charged via the memory cells and multi-value data of the memory cells are outputted to the bit line BL as the multi-value level potential. By a sense amplifier, a bit line potential on the multi-value level charged by threshold detecting means is sensed and reloaded in the memory cells if desired. In this manner, a write operation is repeated at short intervals while the degree of progress of the write status is checked.



## LEGAL STATUS

[Date of request for examination]

08.12.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

3181454

[Date of registration]

20.04.2001

[Number of appeal against examiner's decision

of rejection]

BEST AVAILABLE COPY

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-161852

(43) 公開日 平成7年(1995) 6月23日

(51) Int.CL\*

識別紀号

广内整理番号

技術炎示舊所

HO1L 21/8247 29/788 29/792

H01L 29/78

371

G11C 17/00

308

審査請求 未請求 請求項の数8 OL (全 19 頁) 最終頁に続く

(21)出願番号

特顯平5-311732

(71) 出職人 000003078

(22) 山城日

平成5年(1993)12月13日

株式会社東芝

神奈川県川崎市率区場川町72番地

(72)発明者 ヘミンク・ゲルトヤン

神奈川県川崎市幸区小向東芝町1番地 株

式会社水芝研究開発センター内

田中 智晴 (72)発明者

神奈川県川崎市幸区小向東芝町1番地 株


式会社来芝研党開発センター内

(74)代服人 弁理士 鈴江 武彦

#### (54) 【発明の名称】 不揮発性半導体記憶装置 (57) 【要約】

【目的】 ペリファイ読み出し電圧を変えることなく多 値情報を読み出すことができ、ベリファイ読み出し時間 の短縮をはかり待るNANDセル型EPROMを提供す ること.

半導体層上に浮遊ゲートと制御ゲートCG (CG1~CG8)を秩層して構成され、電気的書き替 えを可能としたメモリセルM(M1~M8)を直列接続 してなるNANDセルをマトリクス状に配置されたメモ リセルアレイを有するEEPROMにおいて、メモリセ ルMはしきい値で3以上の複数のデータを多値記憶する ものであ り、データ読み出し時にメモリセルMに接続さ れるピット森BLを該メモリセルMを介して充電し、か つメモリセルMの多値データを多値レベルの電位として ビット森BLに出力し、充電された多値レベルのビット 森電位をセンスアンプによりセンスすることを特徴とす



#### 【特許請求の範囲】

が記しきい値検出手段によるビット執電位は、前記メモリセルのしきい値によって決定されるよう制御される。

ことを特徴とする不揮発性半導体記憶装置。

【諸求項 2】半導体層上に電荷審検層と制御ゲートを検 層して構成され、しきい値で3以上の複数のデータを多 値記憶する電気的書き替えを可能としたメモリセルがマ トリクス状に配置されたメモリセルアレイと、 前記メモリセルに接続されるピット線を該メモリセルを 介して充電し、かつメモリセルの多値データを多値レベ ルの電位としてピット線に出力するしきい値検出手段 と、

前記 しきい値検出手段よって充電された多値 レベルの ビット線電位 をセンスする センスアンブと、 を具備 してなることを特徴とする不揮発性半導体記憶装

肃.

【請求項 3】前記メモリセルは複数個つつ直列接続され NANDセル構造を形成し、NANDセルの一端は第1 の選択ゲートを介してビット線に接続され、NANDセ ルの他端は第2の選択ゲートを介してソース線に接続さ

財記しきい値検出手段は、ソース線電圧をNANDセルを介してビット線に転送させビット線を充電し、非選択の制御ゲート電圧及び第1,2の選択ゲート電圧は、選択されたメモリセルのしきい値でビット線電圧が決定するように、非選択メモリセル及び第1,2の選択トランジスタの電圧転送能力を十分高めるように制御される。

ことを特徴とする請求項 1又は2に記載の不揮発性半導体記憶装置。

【請求項 4】前記センスアンプとして機能し、センスした情報をメモリセルの書き込み動作状態を制御するデータとして記憶する機能を兼ね備えた複数のデータ回路

前記メモリセルアレイ中の複数のメモリセルにそれぞれ 対応する前記データ回路の内容に応じて書き込み動作を 行うための書き込み手段と、

前記複数のメモリセルの書き込み動作後の状態が所望の データの記憶状態になっているか否かを確認するため前 記しきい値検出手段を用いた書き込みペリファイ手段

前記データ回路の内容とメモリセルの書き込み動作後の 状態から書き込み不十分のメモリセルに対してのみ再書 き込みを行うように、データ回路の内容を一括更新する データ回路内容一括更新手段とを備え、

前記データ回路内容-括更新手段は、ビット線電位が再書き込みデータとしてセンス/記憶されるよう、メモリセルの書き込み動作後の状態が出力されるビット線電位をデータ回路の内容に応じて修正し、ビット線電位が修正されるまではデータ回路のデータ記憶状態を保持し、修正されるまではデータ回路のデータ記憶状態を保持し、修正されたビット線電位を保持したままデータ回路でセンスアンプとして動作させ、データ回路の内容の一括更新を行い。

データ回路の内容に基づく書き込み動作とデータ回路内 客ー括更新を、メモリセルが所定の書き込み状態になる まで繰り返しながら行うことにより電気的にデータ書き 込みを行う、

ことを特徴とする請求項 2記載の不揮発性半導体記憶装 高。

【請求項 5】前記データ回路は、書き込み動作時にデータ回路に記憶されているデータに応じてメモリセルの書き込み動作状態を制御し、メモリセルの状態を所定の書き込み状態になるよう変化させるか、又はメモリセルの状態を書き込み動作前の状態に保持するか否かを制御

前記データ回路内容・括更新手段は、

メモリセルを所定の書き込み状態になるよう変化させるよう制御するデータが記憶されているデータ回路に対応するメモリセルが所定の書き込み状態に達している場合は、データ回路のデータをメモリセルで説を書き込み状態に保持するよう制御するデータに変しました。 よモリセルを所定の書き込み状態になるよう変化されるよう制御するデータが記憶されているデータでははなるよう制御するデータが記憶されているデータ回路に対応するメモリセルが所定の書き込み状態に達していない場合は、メモリセルが残態を所定の書き込み状態に数定合は、メモリセルの状態を所定の書き込み状態に数定

データ回路にメモリセルの状態を書き込み動作前の状態 に保持するよう制御するデータが記憶されている場合 は、メモリセルの状態を書き込み動作前の状態に保持す るよう制御するデータをデータ回路に設定する。 ことを特徴とする諸求項 4記載の不揮発性半導体記憶装 層。

【諸求項 6】前記しきい値検出手段によってメモリセルの書き込み後の状態が出力されるビット執電位の中で、前記データ回路の内容がメモリセルの状態を書き込み動作的の状態に保持するよう制御するデータ回路でセンスした場合にメモリセルの状態を書き込み動作前の状態に保持するよう制御するデータとなるような補正ビット執電位に設定するビット執電を設定回路を備え、

前記データ回路内容-括更新のため、 しきい値検出手段 によりメモリセルの書き込み動作後の状態が出力される ビット線の電位をデータ回路の内容に応じて前記ビット 線電位設定回路によって修正する。

ことを特徴とする諸求項 5記載の不揮発性半導体記憶装 置。

【請求項 7】 1 つの前記メモリセルに3以上の複数の記憶データ"i" (i = "0", "1", "2", …, "n-1") を持たせ多値記憶し、データ"0"に対応する記憶状態は消去状態である不揮発性半導体記憶装置であって、

前記データ回路は、メモリセルの状態を書き込み動作前の状態に保持するよう制御するか否かを情報として記憶する第1のデータ記憶部と、第1のデータ記憶部の状態に保持するよう制御しない情報の場合メモリセルが記憶すべき書き情報を記憶する第2のデータ記憶部と、から構成され、新記第1のデータ記憶部は、前記データ回路内容・括更新のたのデータ回路の内容に応じて前記ピット線でした。からでは、前記第1のデータ回路の内容に応じて前記ピット線では、前記第1のデータ回路の内容に応じて前記ピット線でした。しまい値検出すると、とをでしている。また、しまいができるといる。また、しまいができる。

── 「請求項 8】第1のデータ記憶部は、参照電圧とビット 執電圧を比較することでビット執電位をセンスする機能 を備き

前記データ回路内容・括更新のため、データ回路の内容に応じた参照電圧を用いて、データ回路の内容に応じて前記ピット線電位設定回路によって修正された。しきい値快出手段によりメモリセルの書き込み動作後の状態が出力されるビット線の電位を、センス/記憶する機能を兼ね備える。

ことを特徴とする請求項 7記載の不揮発性半導体記憶装置。

P 1. .

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的書替え可能な不 揮発性半導体記憶装置(EEPROM)に係わり、特に 1つのメモリセルに1ビットより多い情報を記憶させる 多値記憶を行うEEPROMに関する。

[0002]

「従来の技術】EEPROMの1つとして、高集統化が可能なNANDセル型EEPROMが知られている。これは、複数のメモリセルをそれらのソース、ドレインを隣接するもの同士で共用する形で直列接続し、これを1単位としてビット線に接続するものである。メモリセルは通常、浮遊ゲート(電荷審積層)と制御ゲートが終層されたFETMOS構造を有する。メモリセルアレイは、、P型基板又はn型基板に形成されたp型ウェル内に集紙形成される。NANDセルのドレイン側は選択ゲー

トを介してビット線に接続され、ソース側はやはり選択 ゲートを介して共通ソース線に接続される。メモリセル の制御ゲートは、行方向に連続的に配設されてワード線 となる。

【0003】このNANDセル型EEPROMの動作は、次の通りである。データ書き込みは、ピット線から最も離れた位置のメモリセルから順に行う。選択されたメモリセルの制御ゲートには高電圧Vpp(=20V程度)を印加し、それよりピット線側にあるメモリセルの制御ゲート及び選択ゲートには中間電圧Vppm(=10V程度)を印加し、ピット線にはデータに応じてOV又は中間電圧Vm(=8V程度)を与える。

【0004】ビット線にロVが与えられた時、その電位は選択メモリセルのドレインまで転送されて、電荷審検 層に電子注入が生じる。これにより、選択されたメモリセルのしきい値は正方向にシフトする。この状態を例えば"1"とする。ビット線にVmが与えられた時は電子注入が実効的に起こらず、従ってしきい値は変化せず、負に止まる。この状態は消去状態で"0"とする。データ書き込みは制御ゲートを共有するメモリセルに対して同時に行われる。

【0005】データ消去は、NANDセル内の全てのメモリセルに対して同時に行われる。即ち、全ての制御ゲートをOVとし、p型ウェルを20Vとする。このとき、選択ゲート,ビット線及びソース線も20Vにされる。これにより、全てのメモリセルで電荷番積層の電子がp型ウェルに放出され、しきい値は負方向にシフトする

【0006】データ読み出しは、選択されたメモリセルの制御ゲートをロソとし、それ以外のメモリセルの制御ゲート及び選択ゲートを電源電位Vcc(例えば5V)として、選択メモリセルで電流が流れるか否かを検出することにより行われる。

【0007】読み出し動作の制約から、"1"書き込み 後のしきい値はロVからVccの間に制御しなければな らない。このため、書き込みペリファイが行われ、 "1"書き込み不足のメモリセルのみを検出し、"1"

"1" 書き込み不足のメモリセルのみを検出し、"1" 書き込み不足のメモリセルに対してのみ再書き込みが行われるよう再書き込みデータを設定する(ピット毎ペリファイ)。"1" 書き込み不足のメモリセルは、選択された制御ゲートを例えばり、5V (ペリファイ電圧)にして読み出すこと(ペリファイ読み出し)で検出される。つまり、メモリセルのしきい値がロVに対してマージンを持って、0、5V以上になっていないと、選択メモリセルで電流が流れ、"1"書き込み不足と検出される

(0008) "0" 書き込み状態にするメモリセルでは 当然電流が流れるため、このメモリセルが"1"書き込み不足と誤認されないよう、メモリセルを流れる電流を 補償するペリファイ回路と呼ばれる回路が設けられる。

このベリファイ回路によって高速に書き込みベリファイ は宝行される。

【0009】書き込み動作と書き込みベリファイを繰り 返しながらデータ書き込みをすることで個々のメモリセ ルに対して、書き込み時間が最適化され"1"書き込み 後のしきい値はロVからVccの間に制御される。

【OO10】このNANDセル型EEPROMで、例え は書き込み後の状態を"ロ"、"1"、"2"の3つに することを考える。"ロ"書き込み状態はしきい値が 負、"1"書き込み状態はしきい値が例えばロVから (1/2)Vcc、"2"書き込み状態はしきい値が (1/2) VocからVocまでとする。従来のベリファイ読み出しては、制御ゲートにベリファイ電圧を印加しメモリセ ルで電流が流れるか否かで、メモリセルのしきい値がべ リファイ電圧以上か否かを判断するため、

"2" 書き込み状態に達しているか否かを判断するため にそれぞれベリファイ電圧をロVと(1/2)Vccにし て、2回チェックする必要があ り、ベリファイ読み出し に時間がかかるという問題があった。

[0011]

【発明が解決しようとする課題】以上のように従来のN ANDセル型EEPROMにおいては、メモリセルに多 値情報を記憶させ、従来のペリファイ回路でピット毎ペ リファイを行おうとすると、ペリファイ読み出しに時間 がかかるという問題があった。

【0012】本発明は、上記の事情を考慮してなされた もので、その目的とするところは、ベリファイ読み出し 電圧を変えることなく多値情報を読み出すことができ、 ベリファイ読み出し時間の短縮をはかり得るEEPRO Mを提供することにある。

【課題を解決するための手段】本発明に係わる多値(n 値)記憶NANDセル型EEPROMは、読み出し動作 時のピット森電位がメモリセルのしきい値を示すように 制御される。これは例えば、共通ソース線を5V。選択された制御ゲートに2Vを与え、ビット線に共通ソース **森の電位を転送させる。ビット線電位がメモリセルのし** きい値に達した時、メモリセルを流れる電流は止まり、 そのピット森電位は制御ゲート電圧2Vからメモリセル のしきい値を引いた値となる。ビット線電位が3Vであ れば、メモリセルのしきい値は-1∨である。非選択の 制御ゲートと選択ゲートは、ピット線電位が非選択メモ リセル或いは選択トランジスタのしきい値で決定 しない よう、例えば6Vとする。

【0014】消去状態を"ロ"とし多値レベルをメモリ

同時にベリファイするために、書き込みデータに応じて ピットQQ電位をセンスする時の基準電位が設定される。

また、データ"ロ"書き込みの場合のように、すでに書 き込み十分と検出されていればメモリセルの電流は補償 され、書き込み不十分であ ると検出されていればメモリ セルの電流は補償されないようベリファイ回路が設けら

【0015】また、書き込み十分か否かをデータとして 記憶する第1のレジスタと、書き込む多値レベルが "1",…, "n – 1" のうちのいずれかを記憶する第 2のレジスタを備え、第1のレジスタは書き込み十分か 否かを検出するセンスアンプの機能も兼ね備える。さら に、所望の書き込み状態に達していないメモリセルがあ れば、そのメモリセルのみに再書き込みが行われるよ う、所望の書き込み状態に応じて書き込み時のピット線 電圧を出力するビット執書 き込み電圧出力回路を備えた ことを特徴としている。

【0016】即ち本発明は、半導体層上に電荷蓄積層と 制御ゲートを積層して構成され、しきい値で 3以上の復 数のデータを多値記憶する電気的書き替えを可能と した メモリセルがマトリクス状に配置されたメモリセルアレ イと、メモリセルに接続されるピット線を該メモリセル を介して充電し、かつメモリセルの多値データを多値レベルの電位としてビット線に出力するしきい値検出手段 と、しきい値検出手段よって充電された多値レベルのビ ット森電位をセンスするセンスアンプとを備えた不揮発 性半導体装置を基本構成とし、次の実施態機を特徴とす

(1) メモリセルは複数間つつ直列接続されNANDセル 構造を形成し、NANDセルの一端は第1の選択ゲート を介してピット線に接続され、NANDセルの他端は第 2の選択ゲートを介してソース執に接続され、しきい値 検出手段は、ソース線電圧をNANDセルを介してピッ ト級に転送させビット線を充電し、非選択の制御ゲート 電圧及び第1,2の選択ゲート電圧は、選択されたメモ リセルのしきい値でピット線電圧が決定するように、非 選択メモリセル及び第1, 2の選択トランジスタの奄圧。 転送能力を十分高めるように制御されること。:

(2) センスアンプとして機能し、センスした情報をメモー リセルの書き込み動作状態を制御するデータとして記憶 する機能を兼ね備えた複数のデータ回路と、メモリセル アレイ中の複数のメモリセルにそれぞれ対応するデータ 回路の内容に応じて書き込み動作を行うための書き込み 手段と、複数のメモリセルの書き込み動作後の状態が所 望のデータの記憶状態になっているが否かを確認するた めしきい値検出手段を用いた書き込みペリファイ手段 と、データ回路の内容とメモリセルの書き込み動作後の 状態から書き込み不十分のメモリセルに対してのみ再書 き込みを行うように、データ回路の内容を一括更新する データ回路内容一括更新手段とを備え、データ回路内容 括更新手段は、ピット執電位が再書き込みデータとし てセンス/記憶されるよう、メモリセルの書き込み動作

後の状態が出力されるビット線の電位をデータ回路の内容に応じて修正し、ビット線電位が修正されるまではデータ回路のデータ記憶状態を保持し、修正されたビット線電位を保持したままデータ回路をセンスアンプとして動作させ、データ回路の内容の一括更新を行い、データ回路の内容に基づく書き込み動作とデータ回路内容一括更新を、メモリセルが所定の書き込み状態になるまで繰り返しながら行うことにより電気的にデータ書き込みを行うこと。

(3) データ回路は、書き込み動作時にデータ回路に記憶 されているデータに応じてメモリセルの書き込み動作状 態を制御し、メモリセルの状態を所定の書き込み状態に なるよう変化させるか、又はメモリセルの状態を書き込 み動作前の状態に保持するか否かを制御し、データ回路 内容 - 括更新手段は、メモリセルを所定の書き込み状態 になるよう変化させるよう制御するデータが記憶されて いるデータ回路に対応するメモリセルが所定の書き込み 状態に達している場合は、データ回路のデータをメモリ セルの状態を書き込み動作前の状態に保持するよう制御 するデータに変更し、メモリセルを所定の書き込み状態 になるよう変化させるよう制御するデータが記憶されて いるデータ回路に対応するメモリセルが所定の書き込み 状態に達していない場合は、メモリセルの状態を所定の 書き込み状態になるよう変化させるよう制御するデータ をデータ回路に設定し、データ回路にメモリセルの状態 を書き込み動作前の状態に保持するよう制御するデータ が記憶されている場合は、メモリセルの状態を書き込み 動作前の状態に保持するよう制御するデータをデータ回 際に設定すること。

(4) しきい値検出手段によってメモリセルの書き込み後の状態が出力されるピット線電位の中で、データ回路の内容がメモリセルの状態を書き込み動作前の状態に保持するよう制御するデータであるものに対応するピット線の電位のみを、データ回路でセンスした場合にメート線の電位の状態を書き込み動作がの状態に保持するような指正ピット線・電位に設定するピット線・電位設定回路を備え、データ回路内容一括更新のため、しきい値検出手段によりメモリセルの書き込み動作後の状態が出力されるピット線の電位をデータ回路の内容に応じてピット線電位設定回路によって修正すること

(5) 1つのメモリセルに3以上の複数の記憶データ "i" (i = "0", "1", "2", …, "n -1") を持たせ多値記憶し、データ"0"に対応する記憶状態は消去状態である不揮発性半導体記憶装置であって、データ回路は、メモリセルの状態を書き込み動作前の状態に保持するよう制御するか否かを待報として記憶する第1のデータ記憶部と、第1のデータ記憶部の情報がメモリセルの状態を書き込み動作前の状態に保持するよう制御しない情報の場合メモリセルが記憶すべき書き 込みデータ"i" (i = 1, 2,・・・, n-1)を示す情報を記憶する第2のデータ記憶部とから構成され、第1のデータ記憶部は、データ回路内容・括更新のたのデータ回路の内容に応じてピット線電位設定回路によって修正された、しきい値検出手段によりメモリセルの書き込み動作後の状態が出力されるピット線の電位を、センス/記憶する機能を兼ね備えること。

(6) 第1のデータ記憶部は、参照電圧とピット線電圧を比較することでピット線電位をセンスする機能を備え、データ回路内容一括更新のため、データ回路の内容に応じた参照電圧を用いて、データ回路の内容に応じてピット線電位設定回路によって修正された、しきい値快出手段によりメモリセルの書き込み動作後の状態が出力されるピット線の電位を、センス/記憶する機能を兼れ備えること。

(7) 第1のデータ記憶部の情報がメモリセルの状態を書き込み動作前の状態に保持するよう制御する情報である場合、書き込み動作時にピット線に書き込み助止ピット線電圧出力回路

[0017]

【作用】本発明においては、多値データ書き込みを行った後、個々のメモリセルの書き込み状態がその所望の多値レベル状態に達しているか否かが同時に検出される。そして、所望の多値レベルに達していないメモリセルがあれば、そのメモリセルのみに再書き込みが行われるよう、所望の書き込み状態に応じて書き込み時のピット線電圧が出力される。この書き込み動作とベリファイ読み出しを繰り返し、全てのメモリセルが所望の書き込み状態に達していることを確認したらデータ書き込みを終了する。

【〇〇18】このようにして本発明によれば、1回の書き込み時間を短くして、書き込み状態の進行の程度をチェックしながら小刻みに書き込み動作を繰り返すことによって、最終的にデータ書き込みが終了したメモリセルのしきい値を小さくすることを、高速に行うことができる。

[0019]

【実施例】以下、本発明の実施例を図面を参照して説明

する。図1は、本発明の第1の実施例に係わるNAND セル型EEPROMのメモリセルアレイ1を示している。メモリセルアレイ1はpウェル又はp 至級上に形式され、ビット級BLに接続される選択トランジススなと、共通ソース線Vsに接続される選択トランジススなと、は通いのNANDセルを構成する。各選択トランジスの間に、8つのメモリセルM1~M8が直列接抗タい1つのNANDセルを構成する。各選択トランジスとで有する。各メモリセルは移居形成された浮遊ケートに審えられるでは、浮遊ゲートに審えられる電荷の全で情報を記憶値と、浮遊者として読み出すことができる。

【0020】本発明では、このしきい値を図2に示されるようにして読み出す。ここでは、制御ゲートCG2を有するメモリセルM2が選択されている。図2(a)に示すように電圧を各部に印加し、ビット終BLはフローティングにする。ビット終BLを前もってOVにリセットしておくと、ビット終BLは共通ソース終VsによってNANDセルを通して充電される。この充電されたビット終BLの電位が選択されたメモリセルM2のしきい値によって決まるように、各選択ゲート。制御ゲート電圧は制御される。

【0021】この例では、選択ゲートSG1,2、制御ゲートCG1,CG3~8を6Vに、選択された制御ゲートCG2を2Vに、共通ソース換Vsを6Vにする。各部の電圧波形は図(b)に示されている。非選択メモリセルのしきい値を読み出すことができ、非選択メモリセルのしきい値を読み出すことができる。ピット線BLの電位が0Vであればしきい値は2V以上、ピット線電位が3、5Vであればしきい値は-1、5V以上、比較電位が3、5Vであればしきい値は-1、5V以下である。選択ゲートSG1,CG3~8の電圧を十分高くすると-4Vまでのしきい値も読み出すことができる。

【0022】この場合のメモリセルのしきい値とピット 協出力電圧の関係は、図3に示すようになる。バックバイアスが0Vの場合のしきい値から計算すると実践のようになるが、実際にはピット線電圧がバックバイアスとなって1点類線のようにピット線出力電圧は低くなる。以下、説明の簡略化のため断らない限りしきい値という表現は、バックバイアスを考慮したものとする。

【0023】消去動作によってメモリセルの浮遊ゲートから電子が放出された後、書き込みデータに従う書き込みが作によって電子が浮遊ゲートに注入される。図4は、非選択メモリセルのしきい値で読み出し時のピット線出力電圧が制限されない場合の、書き込み時間と読み出し時のビット線出力電圧の関係を示している。例えば、読み出し時の共通ソース線の電圧が3Vの場合は、浮遊ゲートへ電子が注入されしきい値が-1V以上にな

らないとピット線出力電圧は変化しない。共通ソース線の電圧が6 V の場合でも、非選択メモリセルのしきい値が正の値であれば、読み出し時のピット線出力電圧は制限される。

【0024】1つのメモリセルに2つの状態(データ "0", "1")を持たせる場合、例えば図5に示すように読み出し時のピット線出力電圧が3~4Vとなる(6 しまい値で的-2V。2Vとなる状態)、ビット線出力電圧が1~2Vとなる状態(しまい値で的0~1V)をデータ"1"とすればよい。【0025】1つのメモリセルに3つの状態(デは図6"の", "1", "2")を持たせる場合、例えば図6"に示すように読み出ししまい値で的-2。5V~1、5Vとなる状態(しまい値で的-2。5V~1、5V)をデータ"0"(消去状態)、ビット線出力電501、5~2、5Vとなる状態(しまい値で的-2。5

V)をデータ "2" とすればよい。 【OO26】図7は、本発明の第2の実施例に係わるN ORセル型EEPROMのメモリセルアレイ1を示して いる。メモリセルアレイ1はロウェル又は D 基板上に形 成され、ピット線 B L と共通ソース線 V s の間に、メモ リセルが1つずつ配置される。各メモリセルは核層形 成された浮遊ゲートとワード線W L を有する。

V~O. 5 V)をデータ " 1"、ビット線出力電圧がO

~0. 5∨となる状態(しきい値で約 1. 5∨~2. 5

【0027】このメモリセルのしきい値を図8に示されるようにして読み出す。図8(a)に示すように電圧を各部に印加し、ビット線BLはフローティングにする。ビット線BLを前ちて0Vにリセットしておくと、ピット線BLは共通ソース線Vsによってメモリセルを通して充電される。この充電されたビット線BLの電位は選択されたメモリセルMのしきい値で決まる。

【0028】この例では、ワード線WLを6Vに、共通ソース線Vsiを6Vにする。各部の電圧波形は図8(b)に示されている。これにより、ロー6Vのしきい値を読み出すことができる。ピット線 BLの電位が6Vであればしきい値は6V以上、ピット線電位が6Vであればしきい値は0V以下である。この場合のメモリセルのしきい値をピット線出力電圧の関係は、図9に示すようになる。バックバイアスが0Vの場合のしきい値から計算すると実線のようになるが、実際には図3と同様にピット線電圧がバックバイアスとなって1点鎖線のようにピット線出力電圧は低くなる。

【0029】消去動作によってメモリセルの浮遊ゲートに電子が注入された後、書き込みデータに従う書き込み動作によって電子が浮遊ゲートから放出される。図10は、書き込み時間と読み出し時のビット線出力電圧の関係を示している。例えば、読み出し時の共通ソース線の電圧が3Vの場合は、浮遊ゲートから電子が放出されしきい値が3V以下になるとビット線出力電圧は変化しな

い。共通ソース線の電圧が6 V の場合でも、 しきい値が O V 以下になると読み出し時のピット線出力電圧は変化 しなくなる。

【0030】1つのメモリセルに2つの状態(データ "0", "1")を持たせる場合、例えば図11に示すように読み出し時のビット線出力電圧が1~2∨となる状態(しきい値で約4 N~50~4 Vとなる状態(いんで)をデータ "1"とすればよデータ "1"とすればよデータ "1"の31】1つのメモリセルに3つの状態(例えば図10031】1つのメモリセルに3つの状態(例えば図10031】1つのメモリセルに3つの状態(例えば図10031)1では、"2")を持たせる場合、5 以となる状態(しきい値で約5.5 Vとなる状態(しきい値で約5.5 Vとなる状態(しきい値で約3.5 ~4.5 Vとなる状態(しきい値で約1.5 ~2.5 Vとなる状態(しきい値で約1.5 ~2.5 Vとなる状態(しきい値で約1.5 V~2.5 V)をデータ "2"とすればよい。

【0033】図14は、第1の実施例におけるNAND セル型EEPROMのメモリセルアレイ1とビット線制 御回路2の具体的な構成を示している。NAND型セルの一端はビット線 BLに接続され、他端は共通ソース・と接続される。選択ゲートSG1,2 制御ゲート、SG1、2、制御ゲート、SG1、2、制御ゲートを共有するメモリセルがはページを構協する。メモリセルはそのしきい値Vセでデータを記憶し、前記図6に示すように"0","1","2"データを記憶する。1つのメモリセルで3つの状態を持た。しての、8通りの組み合わせを用いて、2つのメモリセルで3ピット分のデータを記憶する。

【0034】この実施例では、制御ゲートを共有する隣合う2つのメモリセルの銀で3ビット分のデータを記憶する。また、メモリセルアレイ1((a)(b)) はそれぞれ専用のpウェル上に形成されている。

【0035】 n チャネルMOSトランジスタ (n-ch Г r.) Q n 8~10とpチャネルMOSトランジスタ (p-ch Ir.) Q n 3~5、n-ch Ir. Q n 11~13とp-ch Ir. Q n 5~8でそれぞれフリップ・フセラッチョネ・2を構成し、書き込み/読み出しデータをラッチプ・フを構成し、ス・アンプ・自告込みをき込みが、すっぱいでは、「"0" 書き込みをできるのが、"1" 20 情報を保持しているが、"1" 2 は "2" の情報を保持しているが、でラッチに、「できるようでは、」では、この情報を保持しているが、出しデータ情報としてラッチする。

【ロロ36】n-ch Tr.Qn 1は、ブリチャージ信号 opa が"H"となると奄圧Vsをピット級BLaに転送す る。n-ch Tr. Qn 2 Dは、プリチャージ信号 opbが "H"となると電圧Vbをピット線BLbに転送する。 n-ch [r.Qn 4~7, p-ch [r.Qp 1~2は、フリップ ・フロップFF1,FF2にラッチされているデータに 応じて、電圧VBHa、VBMa、VBLaを選択的に ビット級B Laに転送する。n-ch Tr. Qn 14~17, p-ch Tr. 9~10は、フリップ・フロップFF1, FF 2にラッチされているデータに応じて、電圧VBHb。 VBMb,VBLbを選択的にピット線BLbに転送す る。n-ch Tr. Qn 2は信号 φalが "H" となることでフ リップ・フロップFF1とビット線BLaを接続する。 n-ch Tr. Q n 3は信号φ a2が "H"となることでフリッ プ・フロップFF2とピット線BLsを接続する。n-ch Tr. Q n 1 9は信号 øb1が "H" となることでフリップ・ ・フロップFF1とピット森BLbを接続する。n-ch T r.Q n:18は信号 ø b2が "H"となることでフリップ・ フロップFF2とピット線BLbを接続する。

【0037】次に、このように構成されたEEPROMの動作を図15~17に従って説明する、図15は読み出し動作のタイミング、図16は書き込み動作のタイミング、図17はペリフィイ読み出し動作のタイミングを示している。いずれも制御ゲートCG2aが選択された場合を例に示してある。

【0038】読み出し動作は、2つの基本サイクルで実行される。読み出し第1サイクルは、まず電圧Vbが3Vとなってダミービット線となるビット線BLbはプリチャージされる。また、プリチャージ信号のPaが"L"となって選択ビット線BLeはフローティングにされ、共通ソース線Vsaが5Vとなる。続いて、選択ゲートSG1a,2a、制御ゲートCG1a,3a~8aは2Vとされる。同時に選択された制御ゲートCG2aは2Vにされる。選択されたメモリセルにデータ"D"が書

き込まれている場合のみ、ピット線 B La の電圧は3 V 以上となる。

【0039】 この後、フリップ・フロップ活性化信号 onl, oplがそれぞれ"L", "H"となって、フリップ・フロップFF1はリセットされる。信号 oal, oblが"H"となってフリップ・フロップFF1とピット線 BLa, BLbは接続され、信号 onl, oplがそれぞれ "H", "L"となってビット線を位がセンスされ、フリップ・フロップFF1に、「"O"データか、"1"又は"2"データか」の情報がラッチされる。

【0040】読み出し第2サイクルは読み出し第1サイクルと、ダミービット線BLbの電圧が3Vでなく1Vであること、信号のal, obl, onl, oplのかわりに信号のa2, ob2, on2, op2が出力されることが違う。よって、読み出し第2サイクルでは、フリップ・フロップFF2に、「"2"データか、"1"又は"0"データか」の情報がラッチされる。

【0041】以上説明した2つの読み出しサイクルによって、メモリセルに書き込まれたデータが読み出される。データ書き込みに先だってメモリセルのデータは消去され、メモリセルのしきい値Vtは-1.5V以下となっている。消去はpウェル、共通ソース線Vsa、選択ゲートSG1a,2aを20Vにし、制御ゲートCG1a~8aを0Vとして行われる。

【0042】書き込み動作では、まずプリチャージ信号 opaが "L"となってピット線 B L a がフローティング にされる。選択ゲートSG1 a がVcc、制御ゲートCG1 a 一 8 a がVccとされる。選択ゲートSG2 a は 書き込み動作中ロVである。同時に、信号VRFY a が "H"、PB a が "L"となる。 "O"書き込みの場合は、フリップ・フロップFF1にノードN1が"L"に なるようにデータがラッチされているため、ビット線 B L a は a は C V で こと な で 2 a き き 込みの場合は、ビット線 B L a は O V で こと な る。

【0043】続いて、選択ゲートSG1a、制御ゲート 計 CG1a~8aが10V、電圧VBHa, Vrwが8 5. V、電圧VBMaが1Vとなる。"1"書き込みの場合。は、フリップ・フロップFF2にノードN3が"し"になるようにデータがラッチされているため、ピット線8 2 Laには電圧VBMaにより1Vが印加される。"2"書き込みの場合はピット線8 Laは0V、"0"書き込みの場合はピット線8 Laは0V、"0"書き込みの場合は8 Vとなる。この後、選択された制御ゲート CG2aが20Vとされる。

【0044】 "1"又は"2" 書き込みの場合は、ビット線 B La と制御ゲート CG 2 a の電位差によって電子がメモリセルの電荷蓄積層に注入され、メモリセルのしきい値は上昇する。"1"書き込みの場合は、"2"書き込みに比較してメモリセルの電荷蓄積層に注入すべき電荷量を少なくしなければならないため、ビット線 B

aを1Vにして制御ゲート CG 2aとの電位差を19V に緩和している。"O"書き込み時は、ビット線電圧B Vによってメモリセルのしきい値は実効的には変わらない。

【0045】書き込み動作の株了時は、まず選択ゲートSG1a,制御ゲートCG1a〜8aをDVとし、"0"書き込み時のピット執用Laの毎圧8Vは遅れてOVにリセットされる。この頂序が反転すると一時的に"2"書き込み動作の状態ができて、"0"書き込み時に間違ったデータを書いてしまうからである。

【0046】書き込み動作後に、メモリセルの書き込み 状態を確認し書き込み不足のメモリセルにのみ追加書き 込みを行うため、ベリファイ読み出しが行われる。ベリ ファイ読み出しは、読み出し第1サイクルに似ている。 違うのは、まずフリップ・フロップFFF1のデータを反 転すること、電圧VbがVocとなること、信号VRF Ya,VRFYbが出力され、その時電圧VBLb,V BMbがそれぞれ2.5V, O.5Vとなることであ る。奄圧V b,VBLb,VBM bとフリップ・フロッ プFF 1,2のデータによって、ダミーピット練BLb の電圧は決定される。信号VRFYa, VRFYbは 選択ゲートSG1a, 2a、制御ゲートCG1a~8a がロVにリセットされた後で信号ゅnl,ゅplがそれぞれ "L", "H"なる前に出力される。言い替えると、ビ ット線BLaの電位がメモリセルのしきい値によって決 定した後で、フリップ・フロップFF1がリセットされ る前である.

【0047】フリップ・フロップFF1のデータを反転動作を説明する。まず、電圧Vbが2.5Vとなってダミービット線をなるビット線BLbはプリチャージは号のPB、の内が"L"となって、信号PB。の内が"L"となって、信号PB。の内が"L"となって、「の場合のみビット線BLaは2.5V以上にされる。すれる。その後、フリップ・フロップ活性化信号の同。のPIがそれぞれ"L"、"H"となって、フリップ・フロップFF1はリセットされる。信号のal、のbIが、信号の同。のPIがそれぞれ、信号の同。のPIがそれぞれ、信号の同。のPIがそれぞれ、"H"となってフリップ・フロップFF1とビット線BLbは接続さてビット線電位がセンスされる。この動作によってフリップ・フロップFF1のデータは反転される。

【0048】 次に、フリップ・フロップFF1にラッチされているデータ(detal)、フリップ・フロップFF2にラッチされているデータ(deta2)と選択されたメモリセルのしきい値によって決まるデータ反転動作後のピット線BLの電圧を説明する。detalをして、"0"書き込みか、"1"又は"2"書き込みか」を制御し、"0"書き込みの場合はノードN1はデータ反転動作後に"H"、"1"又は"2"書き込みの場合は

ノード N 1 はデータ反転動作後に"L"であ る。 d a t a 2 は「"1"書き込みか、"2"書き込みか」を制御し、"1"書き込みの場合はノード N 3 は"L"、"2"書き込みの場合はノード N 3 は"H"であ る。

【0049】 "0" データ書き込み後のベリファイ読み出し動作では、メモリセルの状態によらず、信号VRFYsが"H"となることでOVの電圧VBLa又はVBMaによってビット線BLは"L"となる。よって、フリップ・フロップFF によってノードN 1 が"L"になるようにビット線BLaはセンスされ、ラッチされる再書き込みチータは、"0"である。

用きさ込みデータは、 "U" の る。 【0050】 "1" データ書き込み後のペリファイ読み 出し動作では、信号VRFYbが"H"となってダミー ピット線BLbは2. 5Vとされる。よって、メモリセ ルが"1"書き込み状態に達していない場合、ピット線 BLaは2. 5V以上で、フリップ・フロップFF1に よってノードN1が"H"になるようにピット線BLa はセンスされ、ラッチされる再書き込みデータは、 "1"である。メモリセルが"1"書き込み状態に達し ている場合、ピット線BLaは2. 5V以下で、フリッ プ・フロップFF1によってノードN1が"L"になるようにピット線BLaはセンスされ、ラッチされる再書き込みデータは、"O"である。

2000 1 3 "2" データ書き込み後のペリファイ読み出し動作では、信号 V R F Y b が "H" となってダミービット線 B L b は O . 5 V とされる。よって、メモリセルが "2" 書き込み状態に達していない場合、ビット線 B L a は D . 5 V 以が "H" になるようにビット線 B L a はセンノされ、ラッチされる声き込みデータは、 "2"である。メモリセルが "2" 書き込み状態に達している場合、ビット線 B L a は C . 5 V 以下で、フリップ・フロップ F F 1 に は センスされ、ラッチは C t いる場合、ビット線 B L a は C . 5 V 以下で、フリップ・フロップ F F 1 に は センスされ、ラッチは C である。このペリファイ読み出るき込みデータは、 "O"である。このペリファイ読み出し動作によって、書き込みデータとメモリセルの書き込み

るがになって、音を温が、 こと人 こうとんの音を込みがあから 再舎き込みデータが下記の(表 1)のように 設定される。

[0052]

[表1]

書き込みデータ	0	0	0	1	1	2	2	2
メモリセルのデータ	0	1	2	0	1	0	1	2
再書き込みデータ	0	0	0	1	0	2	2	0

この(表1)から分かるように、"1"書き込み状態になるべきにもかかわらず"1"書き込み不足のメモリセルのみ再度"1"書き込みが行われ、"2"書き込み状態になるべきにもかかわらず"2"書き込み不足のメモリセルにのみ再度"2"書き込みが行われるようになっている。

【0053】書き込み動作とベリファイ読み出し動作を

繰り返し行うことによって、データ書き込みは行われる。下記の(表2)に、消去、書き込み、読み出し、ペーパー・リファイ読み出し時のメモリセルアレイ各部の電位を示す。

<u>`</u>

[0054] [表2]

	商去	書き込み	読み出し	ベリファイ
		-012-	\$19495 \$29495	袋み出し
BLa	2 0 V	8V 1V 0V	"0"器相比较为 "2"器相比较多 "H" "L"	図17参照
SGla	20 V	10 V	6 Y 6 Y	6 Y
CGla	0 V	10 <b>V</b>	6 V 6 V	6 V
CG2a	0 V	20 V	2 V 2 V	2 Y
CG3a	0 V	10 V	6 V 6 Y	6 V
CG4 a	0 V	10 🗸	6 Y 6 Y	6 V
CG5 a	0 V	10 V	6 V 6 V	6 Y
CG6 a	0 V	10 V	6 V 6 V	6 V
CG7a	0 V	10 V	6 V 6 V	6 V
CG8a	0 V	10 V	6 V 6 Y	6 V
SG2a	2 0 V	0 V	6 V 6 V	6 V
Vsa	2 0 V	0 Y	6 V 6 Y	6 V
pウェル	20 V	0 Y	0 V 0 V	0 V

8 1

11 3

() ()

【0056】 meh Tr. Qn 26~28 とp-eh Tr. Qn 15~17、n-ch Tr. Qn 29~31 とp-ch Tr. Qn 18~20でそれぞれフリップ・フロップFF3, 4を構成し、書き込み/読み出しデータをラッチする。また、センス・アンプとしても動作する。フリップ・フロップF3は、「"0"書き込みをするか、"1"又は"2"書き込みをするか」、を書き込みをするか」、を書き込みだ一タ情報としてラッチし、メモリセルが「"0"の情報を保持しているか、"1"又は"2"の情報を保持しているか」、を読み出

しデータ情報としてラッチする。フリップ・フロップFF4は、「"1"書き込みをするか、"2"書き込みをするか」、を書き込みデータ情報としてラッチし、メモリセルが「"2"の情報を保持しているか、"0"又は"1"の情報を保持しているか」、を読み出しデータ情報としてラッチする。

[0057] n-ch Tr. Q n 21は、プリチャージ信号¢ paが"H"となると電圧Vsをピット森BLsに転送す る。n-ch Tr. Q n 3 5は、プリチャージ信号 фpbが "H"となると電圧Vbをピット線BLbに転送する。 n-ch Tr. Q n 24, 25, p-ch Tr. 1 1~14t, 7U ップ・フロップFF3, FF4にラッチされているデー タに応じて、電圧VBHa, VBMa, OVを選択的に ビット線B Laに転送する。n-ch Tr. Qn 32, 33、 p-ch [r.21~24は、フリップ・フロップFF3,F F4にラッチされているデータに応じて、電圧VBH b, VBMb, DVを選択的にピット線BLbに転送す る。n-ch Tr. Qn 2 2は信号φ alが "H" となることで フリップ・フロップFF3とピット森BLaを接続す る。n-ch Tr. Qn 23は信号φa2が"H"となることで フリップ・フロップFF4とピット線 BLaを接続す る。n-ch Tr. Qn 35は信号φ b1が "H" となることで フリップ・フロップFF3とピット線BLbを接続す る。n-ch Tr. Q n 3 4は信号 φ b2が "H" となることで

フリップ・フロップ FF4 とピット線 BL b を接続する

【0058】次に、このように構成されたEEPROMの動作を図19~21に従って説明する。図19は読み出し動作のタイミング、図20は書き込み動作のタイミングを、図21はペリファイ読み出し動作のタイミングを示している。いずれもワード線WLBが選択された場合を例に示してある。

【0059】読み出し動作は、2つの基本サイクルで実行される。読み出し第1サイクルは、まず電圧Vbが1 Vとなってダミービット線となるビット線BLbはブリチャージされる。また、ブリチャージ信号 ppが"L"となって選択ビット線BLaはフローティングにされ、共通ソース線Vsaが6Vとなる。続いて、ワード線WLaは6Vとされる。選択されたメモリセルにデータ"0"が書き込まれている場合のみ、ビット線BLaの電圧は0.5V以下となる。

【0060】この後、フリップ・フロップ活性化信号 onl, oplがそれぞれ"L", "H"となって、フリップ・フロップFF3はリセットされる。信号 oal, oblが"H"となってフリップ・フロップFF3とピット執BLa, BLbは接続され、信号 onl, oplがそれぞれ"H", "L"となってピット執電位がセンスされ、フリップ・フロップFF3に、「"0"データが、"1"又は"2"データが】の情報がラッチされる。

【0061】読み出し第2サイクルは読み出し第1サイクルと、ダミービット線 B L b の電圧が1 V でなく3 V であること、信号Φ a l, Φ b l, Φ n l, Φ p l のかわりに信号Φ a 2, Φ b 2, Φ n 2, Φ p 2 が出力されることが違う。よって、読み出し第2サイクルでは、フリップ・フロップ F F 4 に、「"2"データか、"1"又は"0"データか」の情報がラッチされる。

【0062】以上説明した2つの読み出しサイクルによって、メモリセルに書き込まれたデータが読み出される。 データ書き込みに先だってメモリセルのデータは消去され、メモリセルのしきい値Vtは5、5V以上となっている。 ワード線Wに aを2Vにし、ピット線Bに aを2Vとして行われる。

【00-63】 書き込み動作では、まずプリチャージ信号 opaが "L"となってピット線 BL a がフローティング にされる。 続いて、信号 V R F Y B a が "L"、P a が "H"となる。 "0"書き込みの場合は、フリップ・フロップ F F 3 にノード N 5 が "H"になるようにデータ がラッチされているため、ビット線 BL a は G V にされる。 "1"又は "2"書き込みの場合は、ビット線 BL a は 電圧 V B H a 又は V B M a によって V c c にされ

【0064】続いて、電圧VBHa,Vrwが8V、電圧VBMaが7Vとなる。"1"書き込みの場合は、フリップ・フロップFF4にノードN7が"H"になるよ

うにデータがラッチされているため、ピット線BLaには電圧VBMaにより7Vが印加される。 "2" 書き込みの場合はピット線BLaはBV、"0"書き込みの場合は0Vとなる。この後、選択されたワード線WLaが-12Vとされる。

- 1 2 V 2 さ 11 30 【0055】 "1"又は "2" 書き込みの場合は、ビッ ト森 B Laとワード森W Laの電位差によって電子がメ モリセルの電荷蓄積層から放出され、メモリセルのしき い値は低下する。"1"書き込みの場合は、"2"書き 込みに比較してメモリセルの電荷蓄積層から放出すべき 電荷量を少なくしなければならないため、ピット親BL aを7Vにしてワード森W La との電位差を19Vに糖 和している。"ロ"書き込み時は、ピット執電圧ロVに よってメモリセルのしきい値は実効的には変わらない。 【0056】書き込み動作後に、メモリセルの書き込み 状態を確認し書き込み不足のメモリセルにのみ追加書き 込みを行うため、ペリファイ読み出しが行われる。ペリ ファイ読み出しは、読み出し第1サイクルに似ている。 違うのは、まずフリップ・フロップFF3のデータを反 転すること、電圧VbがOVであ ること、信号VRFY Ba, VRFYBbが出力され、その時電圧VBHb, VBMbがそれぞれ1.5V,3.5Vとなることであ る。奄圧Vb,VBHb,VBMbとフリップ・フロッ プFF3,4のデータによって、ダミーピット森BLb の電圧は決定される。信号VRFYBa, VRFYBb は、ワード線W L a がO V にリセットされた後で信号on, oplがそれぞれ"L", "H"なる前に出力され る。言い答えると、ピット執B La の電位がメモリセル のしきい値によって決定した後で、フリップ・フロップ FF3がリセットされる前である。 【0067】まず、フリップ・フロップFF1のデータ

【0068】次に、フリップ・フロップFF3にラッチされているデータ(data1)、フリップ・フロップFF4にラッチされているデータ(data2)と選択されたメモリセルのしきい値によって決まるデータ反転動作後のピット線BLの電圧を説明する。data1は

「"ロ"書き込みか、"1"又は"2"書き込みか」を 制御し、"O"書き込みの場合はノードN5はデータ反 転動作後に"L"、"1"又は"2"書き込みの場合は ノードN5はデータ反転動作後に"H"ある。deta 2は「"1" 書き込みか、"2" 書き込みか」を制御 "1" 書き込みの場合はノードN7は"H" し、"1"書き込みの場合はノードNフは"し"である。 "2"書き込みの場合はノードNフは"し"である。 【0069】"0"データ書き込み後のベリファイ読み 出し動作では、メモリセルの状態によらず、信号VRF YBaが"L"となることで電圧VBHa又はVBMa によってビット線 B L a は "H" となる。よって、フリップ・フロップ F F 3 によってノード N 5 が "H" にな るようにピット森BLaはセンスされ、ラッチされる再 さき込みデータは、"O"である。 【OO7O】"1"データ書き込み後のベリファイ読み 出し動作では、信号VRFYBbが"L"となってダミ ービット線BLbは1. 5Vとされる。よって、メモリ セルが"1"書き込み状態に達していない場合、ビット 森B Leは1、5V以下で、フリップ・フロップFF3 によってノードN5が"L"になるようにピット森B L a はセンスされ、ラッチされる再書き込みデータは、 "1"である。メモリセルが"1"書き込み状態に達し ている場合、ビット鎮BLaは 1. 5V以上で、フリッ ブ・フロップFF3によってノードN5が"H"になる ようにピット森BLeはセンスされ、ラッチされる再書 き込みデータは、"ロ"である。

【0071】 "2" データ書き込み後のペリファイ読み

STA S

1

出し動作では、信号VRFYBbが"L"となってダミ - ビット線BLbは3.5Vとされる.よって、メモリ セルが"2"書き込み状態に達していない場合、ピット 線Bしゅは3.5V以下で、フリップ・フロップFF3 によってノードN5が"L"になるようにピット線 BL aはセンスされ、ラッチされる再書き込みデータは、 "2"であ る。メモリセルが "2" 書き込み状態に達し ている場合、ピット執BLeは3.5V以上で、フリップ・フロップFF3によってノードN5が"H"になる ようにピット線BLaはセンスされ、ラッチされる再書 き込みデータは、"0"である。 【0072】このベリファイ読み出し動作によって、書 き込みデータとメモリセルの書き込み状態から再書き込 みデータが前記(表 1)のように設定される。(表 1) から分かるように、"1"書き込み状態になるべきにも から分かるように、 "1" 書き込み状態になるべきに かかわらず "1" 書き込み不足のメモリセルのみ再度 "1"書き込みが行われ、"2"書き込み状態になるべ きにもかかわらず"2"書き込み不足のメモリセルにの み再度"2"書き込みが行われるようになっている。 【ロロフ3】書き込み動作とベリファイ読み出し動作を 繰り返し行うことによって、データ書き込みは行われ る。下記の(表3)に、消去、書き込み、読み出し、ベ リファイ読み出し時のメモリセルアレイ各部の電位を示

[0074]

[長3]						·	4.4
	前去	* *	<b>总</b> 售	み	読み	出し	ベリファイ
		-0-	*1*	-2"	B1+175	#21174	みみ出し
Bla	0 Y	0 V	7 V	8 V	0 高利出し取りも し	2"####################################	図21参照
WLa	20 V		-12 V		6 V	6 Y	6 V

6 V

6 Y

0 Y

【0075】図22は、図14に見られるフリップ・フロップFF1,2、或いは図18に見られるフリップ・フロップFF3,4と図13に見られる入出カデータ変換回路4との間のデータ入出力を制御する回路である。インバータ | 1とNAND回路G1でカラム・デコーダ3を構成し、カラム活性化信号CENBが"H"となるとアドレス信号によって選択されたデコーダ出力は"H"となり、ノードA、B、C、Dはそれぞれ!OA

0 Y

Vза

1, IOB1, IOA2, IOB2と接続される。ノードA, B, C, Dは図14でそれぞれノードN1, 2, 3, 4、図18でそれぞれノードN5, 5, 8, 7である。ビット森BL8が選択された場合の、読み出し/書き込みデータとIOA1, IOB1, IOA2, IOB2の関係は、下記の(表4)の通りである。【OO76】

6 Y

書き込みデータ	1011	IOBI	1 O A 2	1 O B 2
0	L	н	_	-
1	H	L	L	н
2	H	L	H	L

(a)

鋭み込みデータ	JOAL	1081	10A2	10B2
0	11	l.	н	L
1	L	Ħ	H	L
2	L	Ħ	L	Ħ

(b)

#### [0077]

【発明の効果】以上説明したように本発明によれば、回路面核の増大を抑制しながら、しかも1つのメモリセルに3つの書き込み状態を設定し、なおかつそれぞれのメモリセルのそれぞれの書き込み状態にするまでの書き込み時間を、書き込みペリファイ制御を行うことによって独立に最適化し、最終的に書き込まれたメモリセルのしたに毎分布を高速に小さい範囲に収めることを可能としたEPROMを得ることができる。また、1つのメモリセルに2つ、あるいは4つ以上の書き込み状態を設定する場合も、本発明の主旨に従えば可能である。

# 【図面の簡単な説明】

【図1】第1の実施例に係わるNANDセルアレイの構成を示す図。

[図2] 第1の実施例におけるNANDセルの読み出し 動作を示す図。

が出し時のビット線出力電圧の制度である。 【図4】第1の実施例における書き込み時間と読み出し 時のビット線出力電圧の関係を示す図。

「図51 第1の実施例における1メモリセルに2値記憶させる場合の読み出し時のビット観出力電圧とデータの関係を示す図。

【図6】第1の実施例における1メモリセルに3値記憶 させる場合の読み出し時のビット線出力電圧とデータの 関係を示す図。

【図7】第2の実施例に係わるNORセルアレイの構成を示す図。

【図8】第2の実施例におけるNORセルの読み出し動

#### 作を示す図。

【図9】第2の実施例におけるメモリセルのしきい値と 読み出し時のビット執出力電圧の関係を示す図。

【図10】第2の実施例における書き込み時間と読み出し時のピット線出力電圧の関係を示す図。

【図11】第2の実施例における1メモリセルに2値記憶させる場合の読み出し時のピット線出力電圧とデータ、の関係を示す図。

【図12】第2の実施例における1メモリセルに3値記憶させる場合の読み出し時のピット線出力電圧とデータの関係を示す図。

【図 13】 第 1、 2 の実施例に係わる E E P R O M の構成を示すブロック図。

(図 1 4) 第1の実施例におけるメモリセルアレイとビ

ット線制御回路の構成を示す図。 【図 1 5】第 1 の実施例における読み出し動作を示すタ

イミング図。 【図 1 6】第 1 の実施例における書き込み動作を示すタ

イミング図。 【図 1 7】 第 1 の実施例におけるベリファイ読み出し動

作を示すタイミング図。 【図 18】第2の実施例におけるメモリセルアレイとビット森制御回路の構成を示す図。


[図19] 第2の実施例における読み出し動作を示すタイミング図。


【図20】第2の実施例における書き込み動作を示すタイミング図。


【図21】第2の実施例におけるベリファイ読み出し動作を示すタイミング図。


【図22】第1、2の実施例におけるカラム ・ デコーダの構成を示す図。 【符号の説明】 1…メモリセルアレイ 2…ヒット執制御回路


3… カラム ・ デコーダ 4… 入出カデータ変換回路 5… データ入出カバッファ 6… ワード線駆動回路




















































[図22]














フロントペー ジの銃 き

(51)Int.CI.6 G 1 1 C 16/04

識別記号 庁内整理番号

FI.

技術表示箇所

16/08

G11C 17/00 510 A

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出順公開番号

特開平8-274282

(43) 公開日 平成8年(1996) 10月18日

審査請求 未請求 請求項の数12 OL (全 14 頁)

(21)出願番号

特職平7-106679

(22) 出城日

平成7年(1995) 4月28日

(31) 優先権主張番号 特颗平7-15424

特職平7-15424 平7(1995)2月1日

(32) 優先目 (33) 優先權主張園

日本 (JP)

(71) 出職人 000002185

ソニー株式会社

東京都島川区北島川6丁目7番35号

(72) 発明者 林 豊

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72) 発明者 山岸 万千雄

東京都品川区北品川6丁目7番35号 ソニ


一株式会社内

(74)代與人 弁限士 佐藤 勝久

#### (54) 【発明の名称】 不揮発性半導体メモリ装置 (57) 【要約】

【目的】ウィンドウの小さい不揮発性多値メモリの記憶 保持特性、書換え回数、および実質的収率を向上させる ことが可能な不揮発性半導体メモリ装置を実現する。

【構成】多値を記憶可能な多値記憶セル2と、それぞれが多値記憶セル2の異なる記憶値を記憶可能な当該多値記憶セルの記憶多値数に応じた数のレファレンスセル16a,16b,16c,16d,…と、多値記憶セル2のデータ読み出し時に、複数のファレンスセル16b,16c,16d,…のうちの少なくとも2セルからの電流出力の中間値を発生させる中間値発生回路30と、中間値発生回路30の出力と多値記憶セル2の出力とを比較することにより、当該多値記憶セル2に記憶されている値を判定する比較判定回路32とを設ける



#### 【特許請求の範囲】

【誹求項 1】 少なくとも3値を記憶可能な多値記憶セルと.

それぞれが前記多値記憶セルの異なる記憶値を記憶可能 な当該多値記憶セルの記憶多値数に応じた数のレファレ ンスセルと。

前記多値記憶セルのデータ読み出し時に、前記複数のレファレンスセルのうちの少なくとも2セルからの電流出力の中間値またはそのk倍を発生させる中間値発生回路

対記中間値発生回路の出力と対記多値記憶セルの出力またはそのk倍とを比較することにより、当該多値記憶セルに記憶されている値を判定する比較判定回路と を有する不揮発性半導体メモリ装置。

【請求項 2】 前記複数のレファレンスセルは、所定数の多値記憶セル毎に設けられている請求項 1に記載の不揮発性半導体メモリ装置。

【請求項 3】 前記複数のレファレンスセルへのレファレンスデータの書き込みは、所定数の多値記憶セルにデータが書き込まれるとほぼ同時に行われる請求項 1または請求項 2に記載の不揮発性半導体メモリ装置。

[請求項 4] 前記複数のレファレンスセルと多値記憶 セルとは同一のワード執に接続されている諸求項 1、2 または3に記載の不揮発性半導体メモリ装置。

【辞求項 5】 前記多値記憶セルは、電荷の審接量の増 減ないしは極性の反転が可能なトランジスタにより構成 され、前記レファレンスセルは、前記多値記憶セルを構 成するトランジスタの厚さ方向と略同一の厚さ方向の構 造を有するトランジスタにより構成されている諸求項

の電流値の中間値またはその k 信の値の電流を発生するようにチャネル幅をチャネル長で除した値相互の関係を、所定の比率としてあるトランジスタとにより構成されている請求項 1~5のいずれかに記載の不揮発性半導体メモリ装置。

【詩求項 8】 前記加算回路は、選択した少なくとも2つの電流値を単純加算する詩求項 7に記載の不揮発性半 単体メモリ装置。

【請求項 9】 前記加算回路は、選択した少なくとも2つの電流値に対する重み付け加算を行う請求項 7 に記載

の不揮発性半導体メモリ装置。

【請求項 10】 前記中間値発生回路と前記比較判定回路とが一体となり、

前記中間値発生回路の一部を構成するトランジスタが、 前記比較判定回路を構成する差数アンプの一部のトラン ジスタを兼ねている請求項 5~9のいずれかに記載の不 揮発性半導体メモリ装置。

【請求項 11】 上記加算回路の出力電流を電圧に変換する第1の電流-電圧変換トランジスタと、 前記第1の電流-電圧変換トランジスタの出力線が接続

前記第1の電流 - 電圧変換トランジスタの出力線が接続され、前記差動アンプの一部のトランジスタを構成する 差動アンプ用第1トランジスタと、

前記多値記憶セルの出力線の信号電流を電圧に変換する 第2の電流-電圧変換トランジスタと、

【請求項 12】 前記第1の電流 - 電圧変換トランジスタと第2の電流 - 電圧変換トランジスタとの電圧変換動作を安定させると共に、前記巻助アンプの初期状態を設定するためのトランジスタが付加してある請求項 11に記載の不揮発性半降休メモリ装置。

#### [発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は、書換え可能な不揮発性 半導体メモリ装置に係り、さらに詳しくは、特にウィン。 ドウの小さい不揮発性多値メモリの記憶保持特性、書換 え回数、および収率を実質的に向上させることが可能な 不揮発性半導体メモリ装置に関する。

į

[0002]

【従来の技術】不揮発性半導体メモリ装置では、選択されたメモリセルを構成するトランジスタのデータを読み取るために、差動アンプが用いられている。差動アンプでは、選択されたメモリセルからの電位信号データまたは電信号データ ととなって、「番塩データ」とも称する)を、基準 電位または基準 電流 (以下、総称して、「番塩データ」とも称する)と比較し、信号データが、一個では、信号データが、一個では、信号データをのデータと判定し、その逆の場合には、信号データを回データと判定し、その逆の場合には、1データと判定する。 【0003】基準データの作成方法の一例として、メモリセルと同じ回路構成のレファレンスセルを用いることがる。 【発明が解決しようとする課題】ところが、従来の不捏発性半導体メモリ装置では、図11(A)に示すように、ロデータ(読み出し時にオフ)が記憶してあるメモリセルのしきい値電圧Vth0 は、トランジスタの書換え特性の劣化、記憶保持の劣化、製造ばらつきなどにより、時間の経過(グラフの横軸・1ロミt)と共に低下してしまう場合がある。この場合、データ読み出し時のゲート電圧Vrよりも低下し、誤作動を生じるおそれがある。なお、図11(A)中において、Vth1 は、1データ(読み出し時にオン)が記憶してあるメモリセルのしきい値電圧変化を示す。

【0005】この状態を、メモリセルからの電流について観察すれば、図11(B)に示すようになる。 0データが記憶してあ るメモリセルから読み出される電流 ir0は、時間の軽過と共に、増大する。 なお、1データが記憶してあ るメモリセルから読み出される電流 ir1は、この例の場合には、時間の軽過によらずほとんど一定である。メモリセルを構成するトランジスタが、フローティングゲートを有するトランジスタであ る場合に、1データが記憶してあ るメモリセルのフローティングゲートには、電子が注入されていない状態であるからの37mm

【0006】一方、基準 データを作成するためのレファレンスセルとしては、従来では、読み出し時にオンとなる(1データが記憶してある)トランジスタを用い、読が出し時の基準 電流 irpが、ir1の一定割合、たとえ読が1/4程度になるように設定しているため、時間の超過と共に、たとえir1が変化したとしても、基準 電流 irpは ir1の一定割合で変化するので、1データが記憶してあるメモリセルから読み出される電流 ir0が変化し出して、ある時点で、基準 電流 irpを追い越してしまうと、誤作動するおそれがある。

【0007】特に、近年、不揮発性半導体メモリ装置の 多値化の動きが活発化してきているが、この多値記憶に あっては上述した問題はさらに深刻である。多値メモリ セルとしては、2値の場合と同様に、たとえばフローティングゲートを有するトランジスタが用いられるが、こ の場合、しきい値母圧をさらに細かいレベルで制御する 必要があるからである。

【0008】ここで、V(0,0)、V(0,1)、V(1,0)、V(1,1)の4値を記憶可能なメモリゼルの1例を用いて考察すると、レベル0~レベル3のしきい値電圧分布は、図12に示すように、レベル3(1,1)が1.5V~3V、レベル2(1,0)が3.7V~4V、レベル1(0,1)が4.6V~4.9V、レベル0(0,0)が5.6~5.9Vである。そして、夕値メモリセルに含き込んだ直後のしきい値電圧の分布は、図12に示すように急峻である。

【0009】この4レベルにわたってデータが記憶される多値メモリセルからのデータ読み出しは、従来、たと

えば読み出すセルのしきい値電圧とレベル 1 ~レベル3 とを比較することにより記憶値の判定を行う。すなわち 電圧レベルでの比較によりデータの判定を行う。

【0010】ところが、製造した直後は急峻だったしきい値電圧分布も、書き込みを繰り返すうちにしきい値電圧のパラッキも大きくなり、しかも保持特性が劣化し、しきい値電圧にずれが生じることから、たとえば図13に示すように、一定読出電圧Vr11、Vr10、Vr00でセンスした場合、図中矢印で示す時間より長い記憶時間で設勢作となる。

【〇〇11】本発明は、かかる事情に鑑みてなされたものであり、その目的は、特にウィンドウの小さい不揮発性多値メモリの記憶保持特性、書換え回数、および収率を実質的に向上させることが可能な不揮発性半導体メモリ装置を提供することにある。 【〇〇12】

を協記協せル毎に設けられる。また、前記所定数のメモリセルと複数のレファレンスセルとは、同一のワード線により接続することにより、これらを同時に駆動(きき込み、ないし読み出し)することができる。ただし、ほぼ同時に駆動できれば、必ずしも同一のワード線で接続する必要はない。

【〇〇14】前記メモリゼルおよびレファレンスセルは、電荷の審核量の増減ないしは極性の反転などによりデータを保持する機能を有するトランジスタであれば、特に限定されることはなく、たとえば電荷の審核が可能なフローティングゲートを有するトランジスタ、電荷トラップ機能を持つ絶縁脚を有するトランジスタ、強誘電体限を有するトランジスタなどで構成することができる。

【0015】 本発明では、 村記中間値発生回路は、 村記 複数のレファレンスセルの出力線のうちの少なくとも2 つを選択して出力線に流れる各電流値を単純加算または 重み付け加算(加重加算)する加算回路と、 村記加算回 時の加算値の電流を受けて、加算される複数の電流値の 中間値またはそのと信の値の電流を発生するようにチャ ネル幅をチャネル長で除した値相互の関係を、所定の比率としてあるトランジスタにより構成されている。

【0016】また、本発明では、前記中間値発生回路と 前記比較判定回路とが一体となり、前記中間値発生回路 の一部を構成するトランジスタが、前記比較判定回路を 構成する差動アンプの一部のトランジスタを兼ねている ように構成することができる。この場合において、本発 明では、前記加算回路の出力電流を電圧に変換する第1 の電流-電圧変換トランジスタと、前記第1の電流-電 圧変換トランジスタの出力線が接続され、前記差動アン ブの一部のトランジスタを構成する差動アンプ用第1ト ランジスタと、前記多値記憶セルの出力線の信号電流を 電圧に変換する第2の電流-電圧変換トランジスタと、 が記第2の電流-電圧変換トランジスタの出力線が接続 され、前記差動アンプの一部のトランジスタを構成する 差動アンプ用第2トランジスタと、を少なくとも有し、 これら第1の電流-電圧変換トランジスタ、第2の電流 - 竜圧変換トランジスタ、差動アンプ用第1トランジス タ、差動アンプ用第2トランジスタにおける各チャネル 幅を各チャネル長で除した値相互の関係を、所定の比率 とすることにより、前記中間値またはそのk倍の値と多 値記憶セルの信号電流またはそのk倍の値との比較判定 を可能とする。

【OO17】また、本発明では、前記第1の電流-電圧変換トランジスタと第2の電流-電圧変換トランジスタとの電流-電圧変換トランジスタとの電圧変換からできませると共に、前記差動アンプの初期状態を設定するためのトランジスタが付加してあることが好ましい。

#### [0018]

【作用】本発明に係る不揮発性半導体メモリ装置では、 レファレンスセルとして、複数配置され、これらのう ち、多値記憶セルの記憶値に対応付けされたセルにその 記憶値が記憶される。そして、選択された多値記憶セルト の読み出し時には、基準 データとして、複数のレファレジ ンスセルのうちの少なくとも 2 セルからの電流出力の中 間値またはそのk倍が発生されて用いられる。このた め、この中間値またはそのk倍の電流は、時間の経過と 共に、多値記憶セルの読み出し時の2データまたはその k倍の間(ウィンドウ)を通るように変化する。 したが って、書換え特性の劣化あ るいは記憶保持特性の劣化な どによらず、多値記憶セルに記憶してあ るデータの判定 を正確に行うことができる。また、多値記憶セルを構成 するトランジスタに製造ばらつきがあ ったとしても、レ ファレンスセルを構成するトランジスタにも同様な製造 ばらつきがあ ると考えられ、また、比較判定回路の基準 となる基準 データは、上述した理由により、ウィンドウ 間に位置するので、結果としては、データの読み出しの 正確性が損なわれることはない。したがって、不揮発性 半導体メモリ装置の収率も向上する。 [0019]

 $\frac{\eta}{4} < \varepsilon$ 

【実施例】以下、本発明に係る不揮発性半導体メモリ装置を、図面に示す実施例に基づき、詳細に説明する。図1は本発明の一実施例に係る不揮発性半導体メモリ装置の概略構成図である。

【0020】図1に示すように、本実施例の不揮発性半 **導体メモリ装置は、NOR型のメモリであ り、多値メモ** リセル2が、マトリックス状に配置してある。 各多値メ モリセル2は、本実施例では、フローティングゲートを 有するトランジスタで構成される。 フローティングゲー トを有するトランジスタでは、図2 (A) に示すよう に、半導体基板3の表面領域あ るいはウェルに形成され たソース・ドレイン領域4,4間のチャネル形成領域6 上に、ゲート絶縁膜 8を介して、フローティングゲート 10、中間絶縁棋 12およびコントロールゲート 14が 様層してある。このトランジスタでは、コントロールゲート14(ワード線)とソース・ドレイン領域4,4 (ビット線およびソース) とに印加される電圧を制御す ることにより、FN(Fowler Nordheim) 効果などを利用 して、フローティングゲート10に電子を注入または引 き抜きすることにより、トランジスタのしきい値電圧を 変化させ、3値以上のデータ、たとえばV(〇,〇)、 V (O, 1)、V (1, O)、V (1, 1)の4値のデ - 夕の書き込み消去を行うことができる。V (O,O)、V (O,1)、V (1,O)、V (1,1)の4 値を記憶可能なメモリセルの場合、レベルO~レベル3 のしきい値電圧分布は、図12に示すように、レベル3 (1, 1)が1.5V~3V、レベル2(1, 0)が 3. 7 V~4 V、レベル1 (0, 1) が4. 6 V~4. 9∨、レベルO (0, 0) が5. 6~5. 9∨である。 そして、多値メモリセルに書き込んだ直後のしきい値電 圧の分布は、図12に示すように急峻である。 【0021】 4値の書き込みは、たとえば、まず消去に

よってしきい値電圧をレベルロ以上に動かし、次に書き、 込みパイアス電圧を印加しながらフローティングゲート に電子を注入し、書き込み動作を中止しては書き込まれた状態を読み出すことを繰り返すペリファイによって上 述した所望のしきい値電圧になった時点で終了する。 【ロ0.22】半導体基板3として、たとえばP型の単結 晶シリコンウェーハが用いられたときは、その表面領域 に、N型の単結晶シリコンウェーハが用いられたときに は、その表面に形成されたP型ウェルに多値メモリセル 用トランジスタ2が形成される。ソース・ドレイン領域 4, 4は、たとえばN型の不純物領域であり、フローテ ィングゲート10およびコントロールゲート14の作製 後に、イオン注入を行うことにより形成される。 ソース ・ドレイン領域4, 4は、LDD構造を有していてもよ い。ゲート絶縁膜8は、たとえば膜厚8mm程度の酸化 シリコン映で構成される。 フローティングゲート10 は、たとえばポリシリコン層で構成される。なお、図示 省略してあるが、フローティングゲート10の側面は、

絶縁性サイドウォールで覆われている。中間絶縁限12は、たとえば酸化シリコン限、あるいは0NO膜(酸化シリコン限と変化シリコン限との核層限)などで構成され、その限厚は、たとえば酸化シリコン限換算で14nmである。コントロールゲート14は、たとえばポリシリコン限、あるいはポリサイド限は、ボリシリコン限とシリサイド限との核層限)などで構成される。

(0023) 図1に示すように、本実施例では、各行の 
多値メモリセル2年に、4個のレファレンスセル15 e, 16b, 16c, 16dが配置され、同一のワード 
線18で同時に駆動可能になっている。多値メモリセル 
2とレファレンスセル16e, 16b, 16c, 16d 
とは、厚さ方向の構造が同一であるとは、タウェーションは、厚さ方向の構造が同一であるとは、タウェーションは、タウェージョンが、図2(A)に 
が表している。 
第述される。厚さ方向の構造が同一であるとは、 
タンジスタである場合には、レファレンスセル16 e, 16b, 16b, 16dを構成するトランジスタ 
も、同様なオのチャネル長あるいはチャネル幅などが相 
達しても良い。

【0024】各行のレファレンスセル16a, 16b, 16c, 16dは、記憶値があらかじめ決められており、たとえば、多値メモリセル2にデータV(0, 0)~V(1, 1)のいずれかが書き込まれる毎に、レファレンスセル16aにはV(0, 1)、レファレンスセル16dにはV(0, 1)がそれでも当らして、またのでではない。 1つのレファレンスセルには V(1, 0)がそれでは、1つのようにはない。 1つのレファレンスセルに対して、1つのレファレンスセルに対定のデータを投げるために、1つのレファレンスセルに対定のデータを投り返し書き込まをせず、別のデータを交互に下き込ました。 1つのレファレンスセルに対定のデータを投り返し書き込まをせず、別のデータを交互に下は、1000とであまる。 この場合は、1000とでは、1000とのデータを投げらっているかわかるようにしておく。

【0025】ワード線18は、行デコーダ20に接続してある。多値メモリセル2のトランジスタのドレイン領域は、ビット線22を通して、列デコーダ24に接続してある。そして、レファレンスセル16a,16b,16o,16dのトランジスタのドレイン領域は、ビット線22を通して、読出電圧/書き込み電圧切換回路50に接続してある。

【0026】行デコーダ20、列デコーダ24および読出電圧/書き込み電圧切換回路50には、書き込み電圧駆動回路26および読み出し電圧駆動回路28が接続してある。これら駆動回路26、28で設定された電圧は、行デコーダ20により選択されたワード線18と、列デコーダ24、読出電圧/書き込み電圧切換回路50

により選択されたピット線22を通して、特定の多値メモリセル2およびレファレンスセル16a, 16b, 16c, 16dに印加され、データの消去および書き込みがなされる。

【0027】レファレンスセル15a, 16b, 16 c, 16dが接続されたビット線22には、読出電圧/ 書き込み電圧切換回路50を介して(あ るいは直接的 に)、ビット線22から検出される2つの電流値を選択 して単純加算または加重加算(和算)して、その中間値 またはそのk倍の値を発生する中間値発生回路30が接 続される。中間値発生回路30は、たとえば後述して図 5に示すように、各レファレンスセル16g,16b, 16c, 16dが接続されたピット線22にそれぞれ設 けられ、ゲート電圧の制御によりオンノオフされるMO Sトランジスタと、これらMO Sトランジスタの出力配 森を接続する、いわゆるワイヤードオア配線と、このワ イヤードオア配線の電流出力を 1/2するようにサイズ (W/L)が調整された複数のMOSトランジスタによ り構成される。このとき、ワイヤード配線により単純加 算が行われる。

【0028】中間値発生回路30の出力は、比較判定回路32の一方の第1入力端子32aに接続される。比較判定回路32の他方の第2入力端子32bには、列デコーダ24により選択されたピット線22を通して、読み出し時に選択された争値メモリセル2に記憶してあるデータ(本実施例では、電流)入力する。なお、中間値発生回路30の一部と比較判定回路32とは、後述するように一体化することができる。

【0029】 今値メモリセル2およびレファレンスセル16a, 16b, 16c, 16dに記憶してあるデータを消去するには、ワード線18、ビット線22、ソース、基板に所定電圧、たとえばワード線18に18~20V、ビット線22に0V、ソース、基板に0Vをか加してフローディングゲートへ電子を注入すればよい。【0030】 図1に示す行デコーダ20および列デコーダ24により選択される特定の多値メモリセル2に、データV(0,00)、V(0,1)、V(1,00)、V(1,00)、V(1,00)、V(1,00)、V(1,00)、ビット線22へたとえば+5Vの書き込みパイアス電出し、ベリファイ勃作によって上述した所望のしまった時に、ベリファイカ作によって上述した所望のしたった時点で終了る。

【0031】図1に示す行デコーダ20および列デコーダ24により選択される特定の多値メモリセル2からのデータの読み出し時には、読み出し電圧駆動回路28から、特定の多値メモリセル2のワード線18およびピット線22へ、所定電圧、たとえばワード線18に

Vr00、Vr10、Vr11 などの電圧 (3V~5.5 V)、ピット線に~1 Vを印加する。

【0032】本実施例では、特定の多値メモリセル2か らのデータの読み出しと同時に、その特定の多値メモリ セル2と同じワード執18で接続してあ る4個のレファ レンスセル 1 6a, 16b, 16c, 16dからも同時 にデータを読み出す。選択された多値メモリセル2から 読み出されたデータ電流は、ピット線22、列デコーダ 24を通して、比較判定回路32の第2入力端子32b へ入力する。 -方のレファレンスセル16a, 16b, 16c,16dから読み出されたレファレンスデータ電 流 i r00 、 i r01 、 i r10 、 i r11 は、読出電圧/書き 込み電圧切換回路50を通して中間値発生回路30に入 力する。中間値発生回路30において、入力した4つの 電流のうちの2つが選択的に加算され、さらに2つの電 流値を有する中間値またはそのk倍の値の電流!reが生 成され、この中間値電流!reが比較判定回路32の第1 入力端子32gへ入力する。

【0033】中間値電流 i reの長期時間経過に対する変化は、図3の曲線 i reので表わすことができる。すなわち、データV(0,0)が記憶してある多値メモリセル2から読み出されるデータ電流 i data(0,0)の変化に合わせて、中間値電流 i reのも変化し、ウィンドの中間時32では、第1入力端子32eへ入力される中間値電流 i reのに基づき、第2入力端子32bへ入力される選択された多値メモリセルの読み出し電流 i data(0,0)、i data(0,1)のV(0,1)の判定を正確に行うことができる。第2入力端子32bへ入力される選択された多値メモリセルの読み出し電流 i data(1,0)、i data(1,1)、i data(1,1)またはそれらのk 倍の値と、中間値電流 i re(1,0), i re(1,0), i re(1,1))またはそれらのk

data(1,1) またはそれらのk倍の値と、中間値電流ire (ire(0,0), ire(1,0), ire(1,1) )またはそれらのk 倍の値との大小比較により、多値メモリセル2には、データV(0,0)、V(0,1)、V(1,0)、V (1,1)のうちのいずれが記憶してあると判定できる。

...

とができる。たとえば、前記実施例では、フローティングゲートに電子を徐々に放出して所望のデータを書き込む場合について説明したが、本発明はこれに限定されず、フローティングゲートから電子を徐々に注入する場合でもよい。

【0036】また、図1に示す実施例では、含き込み電圧駆動回路26および読み出し電圧駆動回路26は、多値メモリセル2とレファレンスセル16s, 16b, 16c, 16dとで共用したが、それぞれについて別途配置することも可能である。

【0037】また、多値メモリセル2とレファレンスセル16e, 16b, 16c, 16dとは、必ずしも同一のワード線18で、同時に駆動する必要はなく、別々のワード線と、別々の駆動回路を用いて、ほぼ同時に駆動するように構成することもできる。また、これら駆動回路の配置位置は、図1に示す実施例に限定されず、レファレンスセル16e, 16b, 16c, 16dと多値メモリセル2との間、あるいはその他の位置に配置することも可能である。

【0038】また、多値メモリセル2およびレファレンスセル16s,16b,16c,16dの回路構成は、図1に示す例に限定されず、図4(A)に示すように、ソース複40が各列毎に分割されたタイプ、あるいは図4(B)に示すように、セルトランジスタ2,16s,16b,16o,16dのドレインまたはソースが、選択トランジスタ42を介してソース線40に接続してあるタイプであっても良い。なお、多値メモリセル2と、レファレンスセル16s,16b,16c,16dとの回路構成は、同一であることが好ましい。

【0039】また、各セルトランジスタ2, 16e, 16b, 16c, 16dは、電荷を審核・消去可能なトランジスタで構成されれば、特に限定されず、図2(B)に示すように、MONOS型のセルトランジスタであっても良い。図2(B)に示す例では、半導体基板3の表面に、ONO膜44が経暦してあり、その上に、ゲート電極46が経暦してある。ソース・ドレイン領域4は、前記実施例と同様である。ONO膜44は、SiO2/SiN/SiO2の三層構造の膜であり、たとえば以下の方法により成膜される。

4.

【〇〇4〇】まず、半導体基板3の表面を熱酸化し、2 n m程度の酸化限を成映し、その熱酸化既上に、約9n m以下程度の窒化シリコン既をVD法などで成映し、 その表面を熱酸化して、約4n m以下程度の酸化既を形 成する。このような工程により、三層構造のONO既を 形成することができる。このONO既は、低リーク電流 で誤厚制御性に優れている。また、ONO既中の窒化シ リコン既内および窒化シリコン限とシリコン酸化既との 界面に、電子をトラップすることが可能であり、メモリ セルとして機能する。また、同様にメモリ機能を有する 限として、ON膜(SiO2/SiN)、N膜(SiN 単独)も知られている。ゲート電極45は、たとえばボ リシリコン膜、あ るいはポリサイド膜などで構成され、 ワード線18として機能する。

【0041】図2(C)に示す例では、半導体基板の表 面に、膜厚約10mm程度のゲート絶縁膜8を介して、 フローティングゲート10、膜厚300mm程度の強誘 電体薄膜48およびコントロールゲート14が稜層して あ る。図2(A)に示す例と同一部材には、同一符号を 付し、その説明は省略する。この例では、強誘電体薄膜 48を利用して、多値メモリセルを構成している。な お、前述したように、多値メモリセルとレファレンスセ ルとは、厚さ方向に略同・構造であ ることが望ましい。 【0042】次に、中間値発生回路30と比較判定回路 32とを含むセンスアンプ回りの具体的回路構成につい て図5を参照しつつ説明する。図5に示す実施例では、 トランジスタQ2 , Q3 , QRA, QDAが、正帰選のあ る 差動アンプ回路を構成し、トランジスタQ1 がその差動 アンプ回路の駆動用スイッチであ る。また、トランジス タQRIが、選択的に加算された電流を電圧に変換し、ト ランジスタQRAのゲートへ入力する回路であ る。また、 トランジスタQDIは、多値メモリセル2からの信号電流 i dataを電圧に変換し、トランジスタQDAのゲートへ入 カにするための回路である。なお、信号電流 i dataは、 上述したように、多値メモリセル2に記憶してあ るデー タがV(O, O)の場合には i data(0,0) 、V(O, 1) の場合には i data(0,1) 、 V (1, 0) の場合には idata(1,0) 、V (1, 1) の場合にはidata(1,1) で ある。図5中、トランジスタQ1 , Q2 , Q3 は、Nチ ャネル型トランジスタ(またはPチャネル型トランジス タ)であり、トランジスタQRA、QDA、QRI、QDIは、 対記トランジスタとは逆極性のPチャネル型トランジス タ (またはNチャネル型トランジスタ) であ る。 【0043】さらに、図5に示す回路では、 トランジス タQ4 , Q80, Q00を、図5に示す接続関係で付加する<sup>2</sup> ことにより、奄圧変換を安定化させると共に、差動アン プ回路の初期状態を設定して安定動作させている。これに らトランジスタQ4, QRO, QDOは、Pチャネル型トラ 🤄 ンジスタ(またはNチャネル型トランジスタ)である。 トランジスタ QRO, QDOのゲート(\*)には、センス時 にはハイレベルに切り換えられるストローブ信号STB 👑 1が入力される。また、トランジスタQ4 のゲート(\* \*) には、センス時にはハイレベルに切り換えられるストロープ信号のエロのペスキャンス トローブ信号 ST B 2 が入力される。ただし、ストロー ブ信号 STB2は、ストローブ信号 STB1がハイレベ ルに切り換えられた後に、ハイレベルに設定される。 【0044】また、差動アンプ回路の初期状態を設定し て安定動作させる素子として、1つのPチャネル型トラ ンジスタ (またはNチャネル型トランジスタ) Q4 の代 わりに、図5に示すように、2つのPチャネル型トラン ジスタ(またはNチャネル型トランジスタ) Q5 , Q6

を設け、両トランジスタQ5 , Q6 のゲートは、上述した図5の回路の場合と同様にストローブ信号 ST B 2の供給ラインに接続し、両トランジスタQ5 , Q6 の接続なる初期設定電位2に接続した構成とすることも可能である。

【0045】また、中間値発生回路30は、図5に示すように、各レファレンスセル15a, 16b, 16c, 16b, 16c, 16b, 16c, 16b, 16c, 16d が接続されたビット線22にそれぞれ設けられ、ゲート電圧の制御によりオンノイフされるNチャネル型トランジスタQRS0, QRS1, QRS2, QRS3 と、このらトランジスタQRDの出力配線を接続するワイヤードオア配線と、このワイヤードオア配線の加算電流出力を1/2するようにサイズ(W/L)比が調整された1対のトランジスタQRI, QRAにより構成される。すなわち、トランジスタQRI, QRAは中間値発生回路30と比較判定回路32とで共用されており、この意味で両回路は一体的に構成されている。

【0046】図7に、読み出し時におけるワード線18への印加電圧、中間値発生回路30のトランジスタQRS0,QRS1,QRS2,QRS3のゲートG00,G01,G10,G11への制御信号、並びに比較判定回路32へのストローブ信号STB1,STB2、およびトランジスタQ1のゲートG1への活性化信号ACTのタイミングチャートを示す。

【0047】この実施例では、読み出しモードに設定されると、アドレス指定されたワード線18およびピット線22が所定電圧に保持されて、選択された多値メモリセル2によりその記憶データに応じたデータ電流idata、具体的には多値メモリセル2に記憶してあるデータがV(0,0)の場合にはidata(0,0)、V(0,1)の場合にはidata(1,1)が流れ、比較判定回路32のトランジスタQD1に流れ込む。また、選択された多値メモリセル2と同一のワード線18に接続されたレファレンスセル15a,15b,2 電流ir00、ir01、ir10、ir11が流れ、これら電流は、設出電圧/書き込み電圧切換回路50を通して中間値発生回路30に入力される。

: <del>(</del> . .

**3**, 2, 4,

【0048】中間値発生回路30においては、入力した4つの電流のうちの2つが選択的に加算され、この加算値電流が比較判定回路32のトランジスタQRIに流れ込み、選択的に加算された電流が電圧に変換され、トランジスタQRAのゲートへ入力される。

【0049】中間値電流ireを、加算電流の1/2と設定する場合には、トランジスタGRA, QDA, QRI, QDIのチャネル寸法関係を、下記の表1(A)ケースロに示すような関係に設定する。

【0050】中間値電流の2倍とデータ電流の2倍とを 比較する場合は表1(A)ケース1,表1(B)に示す ようにトランジスタQ2, Q3, QRA, QDA, QRI, Q DIのチャネル寸法関係を設定する。この場合は、k=2 に相当する。 「未1] [0051]

(A)

#### O2 と O3 とが同一寸法比(W/L比)の場合

	ケース1	ケースド
ORA のチャネル幅 W/チャネル長し(比)	QRI と同じ	On Ø 1/2
ODA Ø W/L (Et)	CiDiの2情	Oの と同じ

(B)

QRI と QRA、QDI と QDA とが同一寸法比(W/L比)の場合

	ケースI
OzのW∕L#	03の2倍

【0052】なお、トランジスタQ2 とトランジスタQ 3 とは、同一寸法であったが、表1の(B)に示すように、トランジスタQR1とQRA、トランジスタQD1とQDA が同一寸法比(W/L比)の場合でも、トランジスタQ 2 のW/L比をトランジスタQ3 のそれの二倍とすることで、実質的な1/2回路を構成することもできる。こ のときも、1/2回路は、差勢アンプと一体化してしま っている。なお、一体化とは、それぞれが共通したトラ ンジスタを有していることと本発明では定義する。 【0053】比較判定回路32では、読み出しモード時 に、トランジスタQ1 のゲートG1へVss (ローレベ ル)からVDD (ハイレベル) へと変化するランプ電圧入 カACTを印加して活性化され、選択された多値メモリ セル2の読み出し電流 i data(0,0) 、 i data(0,1) 、 i data(1,0) 、 i data(1,1) と、中間値電流 i reとの大小 比較により、多値メモリセル2には、データV(O, O)、V(O, 1)、V(1, O)、V(1, 1)のう ちのいずれかが記憶してあると判定される。 【0054】なお、具体的な中間値発生回路30におけ る加算すべきレファレンスセル 1 5 e , 1 5 b , 1 5 c , 1 6 d による読み出し電流の選択、並びに比較判定 回路32における比較判定動作は、たとえば図7に示す ように行う。すなわち、まずワード線 18に電圧 Vr 11 を与え、トランジスタQRS3 のゲートG11およびQRS2 のゲートG10にハイレベルの信号を供給し、レファレン スセル 16 d と 1 6 c によるレファレンスデータセル電 流;r11 と;r10 とを合流させて加算する。このときト ランジスタQRS1 のゲートG01およびQRS0 のゲートG 00への供給信号はローレベルに保持する。 この合流電流 が比較判定回路32に入力されて1/2され、多値メモ

リセル 2に記憶してあ るデータがV(1, 1)であ る

か、あ るいはV(1, O)、V(O, 1)、V(O, O)であ るか判定される。

【0055】次に、中間値発生回路30のトランジスタQRS3のゲートG11への信号をローレベルに切り換え、ワード執18に電圧 Vr10を与え、トランジスタQRS2のゲートG10への信号はハイレベルに保持したまま、トランジスタQRS1のゲートG01への信号をハイベルに切り換えて、レファレンスセル16cと16bによるレファレンスデータセル電流が10とir01とを合流させて加算する。この合流電流が比較判定回路32に入力されて1/2され、多値メモルセルに記憶してあるデータがV(1,0)であるか、あるいはV(0,1)、V(0,0)であるが判定される。

【0055】次に、中間値発生回路30のトランジスタ QRS2のゲートG10への信号をローレベルに切り換え、ワード執18に電圧 Vr00を与え、トランジスタ QRS1のゲートG01への信号はハイレベルに保持したまま、トランジスタQRS0のゲートG00への信号をハイベルに切り換えて、レファレンスセル160と160によるレファレンスデータセル電流ir01とir00とを合流させて加算する。この合流電流が比較判定回路32に入力されて1/2され、多値メモリセル2に記憶してあるデータがV(0,1)であるかV(0,0)であるか判定され

(0057] このように本実施例においては、中間値発生回路30および比較判定回路32において3度の選択的な加算および差勢アンプにおける比較判定を行うことにより、多値メモリセル2の記憶データを判定できる。なお、中間値発生回路30のトランジスタQRS0~QRS3に対する切り換え制御は、図7に示す例に限定されない。図7の場合とは逆に、トランジスタQRS0とQ

RS1 側から順次導通状態となるように制御してもよい。 【0058】 また、たとえば、まずトランジスタQRS1とQRS2 を導通状態にして、多値メモリセル2に記憶してあるデータがV(1,1)またはV(1,0)であるか、あるいはV(0,1)またはV(0,0)であるか、あるいはV(0,1)またはとなるように制御することにより、多値メモリセル2に記憶してあるデータがV(1,1)またはV(1,0)であるか、あるいはV(0,1)またはV(0,0)であるか、あるいはV(0,1)またはV(0,0)であるか、あるいはV(0,1)またはV(0,0)であるか、あるいはV(0,1)またはV(0,0)であるかを判定できる。この場合、中間値発生回路30および比較判定回路32において2度の選択がなります。

【0059】さらに、図8に示すように、任意の2つのレファレンスセルの電流の中間値またはその k倍の値とデータまたはその k倍の値とを比較する3つの比較判定回路32a,32b,32cを設ければ、同時に多値メモリセル2の記憶データの判定ができる。このとき、アト線 18には電圧 Vr00 を印かする。この回路におがては、比較判定回路32aの出力のUT1はデータが(1,1)、(1,0)のときハイレへしていまが(1,1)となり、比較判定回路32bの出力のUT3はデータが(1,1)、(1,0)のときハイレへレスルとなり、比較判定回路32cの出力のUT3はデータが(1,1)のときハイレスの図りに入り、に対対に関いては、たとは対対の目にような論理ルで(1,1)のときハインな図9にような論理ルで(1,1)のとさい、よよりな論理ルでに入力され、ここで論理減算がなされ、メモリセル2に表えられている多値情報が出力される。

【0060】図9に示す論理回路は、3入力2出力の論 理回路であって、入力端TIN1には図8の比較判定回路 32bの出力信号OUT2が入力され、入力端TIN2に は図8の比較判定回路32cの出力信号OUT3が入力。 され、入力端 TIN3 には図8の比較判定回路 32 eの出。 力信号OUTIが入力される。入力端TIN1に入力され た信号OUT2 は、2つのうちの一方の出力端下のビナが ら直接信号Aとして出力されるとともに、2入力オア (OR)回路38の一方の入力端に入力される。入力端 TIN2 に入力された信号OUT3 は、否定(反転; NO (AND) 回路36の-方の入力端に入力される。ま た、入力端TIN3 に入力された信号OUT1 は、アンド 回路36の他方の入力端に入力される。アンド回路36 の論理様の結果がオア回路38の他方の入力端に入力さ れ、その論理和結果が出力端TOUT2から信号Bとして出 力される。この論理回路においては、出力信号Aがハイ レベル「H」の場合にはメモリセル2のMS Bが論理 「1」、ローレベル「L」の場合にはメモリセル2のM SBが論理「O」を示し、出力信号Bがハイレベル

「L」の場合にはメモリセル2のLSBが論理「1」、 ローレベル「L」の場合にはメモリセル2のLSBが論 理「O」を示す。

【0061】ところで、上述した図5に示す回路では、 ワイヤードオア配線により単純加算がなされるが、一般 的に加重加算を行うためには、図10に示すような回路 に構成される。この場合、読出電圧/書き込み電圧切換 回路50の4つの出力の各々に対してゲート電圧の制御 によりオン/オフされる2つの第1および第2のMOS トランジスタが並列に接続され、4つの第1のMOSト ランジスタQRS0 , QRS1 , QRS2 , QRS3 の出力配線 を接続するワイヤードオア配線と、このワイヤードオア 配線の電流出力をn/k倍するようにサイズ(W/L) が調整された複数のMO SトランジスタQR1, QRA、並びに4つの第2のMO SトランジスタQ'RSO , Q' RS1 , Q' RS2 , Q' RS3 の出力配線を接続するワイヤ ードオア配線と、このワイヤードオア配線の電流出力を m/k倍するようにサイズ(W/L)が調整された複数 のMOSトランジスタQ'R1,Q'RAにより構成され る。ここで、n+m≦kとする。このような構成において、トランジスタQR1', QRA', QR1, QRAの寸法比 を所望の値に設定し、QRSO ~QRS3 およびQRO'~ Q'Rs3 のうち各々 1 つのトランジスタをオンとする。 とにより、2つのレファレンスセルの電流の、いわゆる 重み付け加算を実現できる。

【0052】なお、上述した実施例では、図10に示す実施例を除いては、中間値を2つの電流値の和の1/2として説明したが、これに限定されるものではなく、2つの電流値間の値であればよい。また、上述した実施例では、すべてN0R型のメモリについて説明したが、を開は、これに限定されず、NAND型、AND型、DNOR型などに対しても適用することが可能である。また、上述した実施例では、多値は4値として説明したが、3値、5値、…8値などでも、本発明に適用できることはいうまでもない。【0053】

【発明の効果】以上説明してきたように、本発明によれば、特にウィンドウの小さい不揮発性多値メモリ装置において、音換え特性の劣化あるいは記憶保持特性の劣化などによらず、多値メモリセルに記憶してあるデータの判定を正確に行うことができる。また、多値メモリセルに製造ばらつきがあったとしても、レファレンスセルにも同様な製造ばらつきがあると考えられ、また、比較判定回路の基準となる基準データ(中間値電流)は、ウィンドウ間に位置するので、結果としては、データの読み出しの正確性が損なわれることはない。したがって、不揮発性半導体メモリ装置の収率も実質的に向上する。

【図面の簡単な説明】

Also .

【図1】図1は本発明の一実施例に係る不揮発性半導体 メモリ装置の概略構成図である。 [図2] 図2(A) は本発明の一実施例に係るメモリセルの要部断面図、同図(B) は本発明の他の実施例に係るメモリセルの要部断面図、同図(C) はさらにその他の実施例に係るメモリセルの要部断面図である。

【図3】図3は本発明に係る不揮発性半導体メモリ装置の中間値電流の経時変化を示すグラフである。

[図4]図4(A)は本発明の他の実施例に係るメモリセルの回路構成図、同図(B)はさらにその他の実施例に係るメモリセルの回路構成図である。

【図5】図5は本発明の具体的な実施例に係る不揮発性 半塔休メモリ装置のセンスアンブ回りの回路図である。 【図6】図6は本発明の具体的な実施例に係る不揮発性 半塔休メモリ装置のセンスアンブ回りの他の構成例を示す回路図である。

【図7】図7は図5の回路の各部に供給される信号のタイミングチャートである。

【図8】図8は本発明の具体的な実施例に係る不揮発性 半築体メモリ装置の任意の2つのレファレンスセルの電 流の中間値とデータとを比較する3つの比較判定回路を 設けた構成例を示す回路図である。

【図9】図9は本発明に係る多値情報を演算する論理回 路の構成例を図である。

【図10】図10は本発明の具体的な実施例に係る不揮発性半導体メモリ装置の重み付け加算(加重加算)回路を有するセンスアンプ回りの構成例を示す回路図である。

【図 1 1】図 1 1 (A) は従来例に係るメモリセルの経

時変化を示すグラフ、同図(B)は従来例に係るメモリセルの経時変化および基準 電流の経時変化を示すグラフである。

【図 1 2】図 1 2 は 4値メモリセルのしきい値電圧分布を示すグラフである。

【図 1 3】図 1 3 は 4値 メモリセルの経時変化を示すグラフである。

【符号の説明】 2… メモリセル

3… 半導体登板

4… ソース・ドレイン領域

5… チャネル

8… ゲート絶縁膜

10… フローティングゲート

12… 中間絶縁膜

14… コントロールゲート

16a, 16b, 16c, 16d… レファレンスセル

18… ワード級

20… 行テコーダ

22… ピット線 24… 列デコーダ


26… 書き込み電圧駆動回路


28… 読み出し電圧駆動回路

30… 中間値発生回路


32, 32a, 32b, 32o… 比較判定回路


50… 読み出し電圧/書き込み電圧切換回路








(C)
































# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.